Best Available Copy

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-232503

(43)Date of publication of application: 05.09.1997

(51)Int.CI.

H01L 25/00 H01L 25/065 H01L 25/07 H01L 25/18

(21)Application number: 08-033320

(22)Date of filing:

21.02.1996

(71)Applicant: HITACHI LTD

(72)Inventor: KATO TAKESHI

TOKUDA MASAHIDE ITOU HIROYUKI ITABASHI TAKESHI YOSHIMURA TOYOFUSA


TAKAHASHI AKIO YAMAMOTO MASAKAZU

(54) THREE-DIMENSIONAL LAMINATE MODULE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a small, thin, multi-pin low cost three-dimensional laminated module by the interlayer connection at high density.

SOLUTION: Chips 110 are connected to thin interconnection films 120, these films and thin adhesive films 130 are alternately laminated to directly connect via holes 125 formed through the films 120 to vias 131 formed through the films 130 whereby the via holes can be made fine and at small pitches and hence the inerlayer connection can be made at high density to reduce the module mounting area. Since the number of parts of the module structure is small and lamination process is simple and superior in mass productivity, the cost can be reduced.



LEGAL STATUS

[Date of request for examination]

29.01.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3610661

[Date of registration]

29.10.2004

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

特開平9-232503

(43)公開白 平成9年(1997)9月5日

(51) Int. Cl. ⁶ H01L 25/00 25/065 25/07 25/18	識別記号	F I HO1L 25/00 25/08	A Z
·		審査請求	未請求 請求項の数8 OL (全15頁)
(21)出願番号	特願平8-33320	(71)出願人	000005108 株式会社日立製作所
(22) 出願日	平成8年(1996)2月21日	(72)発明者	東京都千代田区神田駿河台四丁目 6番地加藤 猛 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
		(72) 発明者	徳田 正秀 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
		(72)発明者	以頭 博之 東京都千代田区神田駿河台四丁目6番地 株式会社日立製作所情報事業本部内
		(74)代理人	弁理士 小川 勝男 最終頁に続く


(54) 【発明の名称】三次元積層モジュール

(57)【要約】

【課題】本発明の課題は、高密度の層間接続を行なって 小型、薄型、多ピン、低コストの三次元積層モジュール を提供することである。

【解決手段】チップ(110)が接続された薄い配線フィルム(120)と薄い接着フィルム(130)を交互に積層し、配線フィルム(120)に形成されたバイアホール(125)と接着フィルム(130)に形成されたバイアホール(131)を直接接続する。

【効果】バイアホールを微細化、狭ピッチ化できるので、層間接続が高密度化され、モジュール実装面積を低減できる。モジュール構造の部品点数が少なく、積層プロセスは簡便且つ量産性に優れているので、コストを削減できる。



1

【特許請求の範囲】

【請求項1】三次元的に積層され、入出力パッドを備える複数の半導体チップと、

該半導体チップと対を成して積層され、前記入出力パッドへ相互接続される配線及び第1のバイア/スルーホールを備える複数の配線フィルムと、

該配線フィルムの間を埋めて積層され、前記第1のバイア/スルーホールへ直接接続される第2のバイア/スルーホールを備える複数の接着フィルムと、

を有することを特徴とする三次元積層モジュール。

【請求項2】前記配線フィルムの絶縁材料は、エポキシ、ポリイミドまたはアラミドから成り、

前記接着フィルムの接着材料は、エポキシまたはポリイミドから成り、

前記配線、第1のバイア/スルーホール及び第2のバイア/スルーホールの導体材料は、銅から成る、

請求項1記載の三次元積層モジュール。

【請求項3】前記第1のバイア/スルーホールまたは前 記第2のバイア/スルーホールは、導電性ペーストまた は異方導電性ポリマから成る、

請求項1記載の三次元積層モジュール。

【請求項4】前記第1のバイア/スルーホール及び第2のバイア/スルーホールは、それぞれ導体によって埋め込まれたフィルドバイア/スルーホール構造を有し、交互に積み重なる、

請求項1記載の三次元積層モジュール。

【請求項5】三次元的に積層され、入出力パッドを備える複数の半導体チップと、

該半導体チップと対を成して積層され、該半導体チップがフリップチップダイアタッチにより接着され、前記入 30 出力パッドへ直接接続されるダイレクトバイア/スルーホールとこれへ相互接続される配線及び第1のバイア/スルーホールとを備える複数の配線フィルムと、

該配線フィルムの間を埋めて積層され、前記第1のバイア/スルーホールへ直接接続される第2のバイア/スルーホールを備える複数の接着フィルムと、

を有することを特徴とする三次元積層モジュール。

【請求項6】三次元的に積層され、入出力パッドを備える複数の半導体チップと、

該半導体チップと対を成して積層され、該半導体チップ 40 がパンプまたは異方導電性ポリマによりフリップチップ 接続され、該バンプまたは異方導電性ポリマを介在して 前記入出力パッドへ相互接続される配線及び第1のパイア/スルーホールとを備える複数の配線フィルムと、

該配線フィルムの間を埋めて積層され、前記第1のバイア/スルーホールへ直接接続される第2のバイア/スルーホールを備える複数の接着フィルムと、

を有することを特徴とする三次元積層モジュール。

【請求項7】三次元的に積層され、入出力パッドを備える複数の半導体チップと、

該半導体チップと対を成して積層され、前記入出力パッドへTAB接続されるインナリードと、これへ相互接続される配線及び第1のバイア/スルーホールとを備える複数の配線フィルムと、

該配線フィルムの間を埋めて積層され、前記第1のバイア/スルーホールへ直接接続される第2のバイア/スルーホールを備える複数の接着フィルムと、

を有することを特徴とする三次元積層モジュール。

【請求項8】三次元的に積層され、入出力パッドを備え 10 る複数の半導体チップと、

該半導体チップと対を成して積層され、前記入出力パッドへ相互接続される第1の配線及び第1のバイア/スルーホールを備える複数の配線フィルムと、

最外層に積層され、外部端子とこれへ相互接続される第 2の配線及び第2のバイア/スルーホールとを備える配 線基板と、

前記配線フィルム同士または前記配線基板との間を埋めて積層され、前記第1のバイア/スルーホールまたは前記第2のバイア/スルーホールへ直接接続される第3の20 バイア/スルーホールを備える複数の接着フィルムと、を有することを特徴とする三次元積層モジュール。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体チップを三次元的に積層したモジュールに係り、特に多ピン且つ小型 化に好適な実装構造を有する三次元積層モジュールに関する。

[0002]

【従来の技術】従来の三次元積層モジュールは、各層の 半導体チップ間の層間接続方式により三種類に大別される。代表的な公知例として、例えば文献1 (Proce edings of the 45th Electr onic Components & Technol ogy Conference, 1995, pp. 65 6-663)、文献2 (同誌、pp. 1174-117 8)、及び文献3 (Proceedings of the IEEE Multi-chip Module Conference, 1994, pp. 68-7 3) に記載がある。

40 【0003】文献1の三次元積層モジュールは、モールド部分の側面に形成しためっき配線によって層間接続を行なうため、側面めっき配線型として分類される。図7にその断面構造図を示す。モジュール910の各層を構成するユニットは、半導体チップ911を搭載したテープキャリア913から成る。実装プロセスでは、先ず、チップ911をテープキャリア913へダイボンディングして、ワイヤ912を接続する。次に、このキャリア913を積み重ねて全体をモールドし、樹脂914(エポキシ等)によりキューブ形状に固める。その後、キューブ側面の樹脂部分を切断してワイヤ912の断面を露

2

10

出させてから、側面全面にめっきを施し、レーザ切断に より層間接続用の配線パターン915を加工する。最後 に、キューブ底面にリードフレーム916を取り付け る。

【0004】文献2のモジュールは、積層チップの側面 に形成した薄膜配線により層間接続を行なっており、側 面薄膜配線型として分類される。図8の断面構造図に示 すように、モジュール920ではチップ921を垂直に 立てて配線基板927へ接続する。実装プロセスでは、 先ず、チップ921の入出力パッドからエッジに至る (図8の下方向に向かう) 薄膜配線922をチップ92 1の表面に形成する。これらのチップ921を接着剤9 23により互いに貼り合わせて積層し、キューブ形状に する。この後、キューブの側面に層間接続用の薄膜配線 924と、セラミック基板927へ接続するための半田 バンプ925を形成する。半田バンプ925と基板92 7を介して、チップ921とピングリッドアレイ (Pi n Grid Array:PGA) 928が相互接続 される。キューブと基板927の間隙には、バンプ92 5の熱疲労を防止するためにエンカプスラント926を 20 充填する。

【0005】文献3のモジュールは、各層の間に挟んだ 額縁基板のスルーホールにより層間接続を行なうので、 額縁基板接続型として分類される。図9に断面構造図を 示す。モジュール930の層構成ユニットは、2個のチ ップ931がTAB (Tape Automated Bonding) 932により両面実装されたインタポ ーザ配線基板933から成る。実装プロセスは、先ず、 各々のチップ931にTABテープ932のインナリー ドをボンディングし、テープキャリアの状態にする。こ の2枚のテープキャリアのアウタリードをインタポーザ 基板(ポリイミドフィルム)933へボンディングす る。次に、このインタポーザ基板933をスティフナと 呼ばれる額縁基板934と交互に重ね合わせて半田によ り接合する。層間接続とボールグリッドアレイ(Bal l Grid Array:BGA) 935への接続 は、額縁基板934内部のスルーホールを介して行なわ れる。

[0006]

【発明が解決しようとする課題】昨今、ハイエンドプロ セッサから携帯機器に至るまでシステムの高性能化とダ ウンサイジングが急速に進んでいる。これに伴って、半 導体チップの実装には高密度化と多ピン化、さらに低コ スト化が強く求められている。実装密度の向上は、チッ プ間の伝播ディレイの短縮や、装置の軽量小型化を実現 するために不可欠である。信号/電源ピン数の増加は、 データ転送の高スループット化や、高速動作時の電源ノ イズの低減にとって必要である。コストの低減には、よ り簡便な実装構造とプロセスを指向しなくてはならな い。

【0007】高密度実装への取組みとしては、従来から パッケージの小型化が精力的に行なわれて来た。最近で は、チップサイズパッケージや、パッケージの無い究極 のベアチップ実装も検討されている。但し、これらの取 組みは複数のパッケージやチップを平面的(二次元的) に並べて実装することを前提としており、チップの合計 面積よりも実装面積を削減することは原理的に不可能で ある。すなわち、平面実装方式は高密度化に限界があ る。

【0008】三次元積層方式は、従来のパッケージ実装 やベアチップ実装よりさらに髙密度化を図るために提案 された実装方式であり、最近学会で注目されている。上 述した三種類のモジュール(側面めっき配線型、側面薄 膜配線型、額縁基板接続型)はその代表例である。チッ プを三次元的に積み重ねることにより、平面実装方式に 比べて実装面積を格段に削減できることは自明であろ う。チップ間すなわち層間の配線長はきわめて短くな り、伝播ディレイを短縮できる。したがって、三次元積 層方式の実用化にとって今後の重要な課題は、平面実装 方式に比べて小さい面積から多数のピンをいかに取り出 すか、また、単体チップのパッケージに比べて複雑な積 層構造をいかに簡便に低コストで実現するかである。以 下、これらの観点にたって、従来の三種類の積層モジュ ールを検証する。

【0009】第1番目の側面めっき配線型では、積層し たチップをキューブ形状にモールドし、キューブの側面 にめっきを施し、レーザ加工によりパターニングする。 めっき配線はリードフレームから成るI/Oピンに接続 される。この実装方式では、キューブのフットプリント は個々のチップの面積より一回り大きく、1~2 c m角 になる。チップから側面への引き出しがワイアであるこ と、めっきが多層化できないことと、配線のパターニン グがキューブの寸法精度やレーザの加工精度に依存する ことなどを考慮すると、配線とリードのピッチは1mm 程度であり、モジュールの四辺から取り出せるピン数は 高々40~60ピンである。また、側面へのパターニン グでは、個々のキューブの向きをプロセス中に幾度か変 える必要がある。これはプレーナなプロセスではないた め、現行の低コストパッケージではごく一般的なリール トゥーリールのような量産ラインには組み込みにくい。 コストの上昇を招く懸念がある。

【0010】第2番目の側面薄膜配線型では、薄膜配線 を形成したチップを貼り合わせて積層し、キューブの側 面に薄膜配線とバンプを形成し、チップを垂直に立てて バンプをベース配線基板に接続する。この方式では、キ ューブの体積は他の二種類のモジュールに比べて最も小 さくなるが、モジュールの実装面積はベース基板の面積 に等しい。基板面積は通常2.54mmピッチのPGA のピン数に依存しており、100ピンならば約3cm 50 角、ピン数を増せばさらに大きくなってしまう。平面実 装方式に比べると確かに実装面積が削減されるが、その
効果は薄れてくる。モジュールの高さは、チップを垂直
に実装するため薄型化できず、約1cmになる。これ
は、携帯機器などへの適用にとって障壁になる。また、
チップ及びキューブ側面への薄膜配線プロセスは、厚膜
やラミネート等に比べて非常にコストがかかる。これは
周知の事実である。その上、側面めっき配線型と同様
に、側面へのプロセスは量産に向いていない。したがって、側面薄膜配線型モジュールは比較的大規模なシステムへの適用は可能であるが、汎用品としては不適である 10 と言わざるを得ない。

【0011】第3番目の額縁基板接続型では、チップを インタポーザ基板へTABテープにより接続し、積層し たインタポーザ基板同士を額縁基板のスルーホールによ り接続する。この方式の実装には、チップの面積に加え て、TABテープのアウタリード部の面積と額縁基板の 面積が余分に必要になる。また、額縁基板の厚さが1m m弱あるためにスルーホールのピッチは約1mm必要で あり、200ピンならば約3cm角にまで広がってしま う。モジュールの高さに関しては、インタポーザや額縁 20 基板の厚さを考慮すると2チップ分で約1mm必要であ り、チップ数が増えると薄型とは言えなくなる。TAB リードや額縁基板の接続は、側面めっき配線型や側面薄 膜配線型とは異なり、面の向きを変える必要がないプレ ーナなプロセスであるから、流れ作業に適している。し かし、TABテープ、インタポーザ、額縁基板等の部品 点数が他方式に比べて多いため、部品コストがかさむと いうデメリットがある。

【0012】以上述べたように、従来から提案されている三種類の三次元積層モジュールは、サイズ(面積、高さ)、ピン数、コスト(部品、組立)に対して一長一短がある。簡単にまとめると、側面めっき配線型は多ピン化と量産性、側面薄膜配線型は薄型化とプロセスコスト、額縁基板接続型は小面積化と部品コストに難点がある。これらの特性は主に層間接続方式に起因しており、これが実装上の鍵を握っていると言ってよい。そこで、本発明では特に層間接続方式に着目することにした。

【0013】本発明は以下の(1)~(8)を目的とする。

【0014】(1) 高密度且つ簡便な層間接続構造を新 40 たに導入することにより、小型、多ピン、低コストという長所を兼ね備えた実装構造を有する三次元積層モジュールを提供する。

【0015】(2)上記モジュール実装構造において、 チップから層間接続部に至る相互接続に適合した配線材 料と絶縁材料を提供する。

【0016】(3)上記モジュール実装構造において、 高密度または簡便に形成できる層間接続部の構成材料を 提供する。

【0017】(4)上記モジュール実装構造において、

より微細化且つ狭ピッチ化が可能な層間接続構造を提供する。

【0018】(5)新しい層間接続構造に類したチップ接続構造により、チップと層間接続部を高密度且つ簡便に相互接続する。

【0019】(6) チップ接続構造に従来技術を巧みに 取り入れることにより、チップと層間接続部を簡便に相 互接続する。

【0020】(7) チップ接続構造に他の従来技術を巧 0 みに取り入れることにより、チップと層間接続部を簡便 に相互接続する。

【0021】(8) 層間接続部に対してより多くの外部 端子を相互接続できる積層構造を提供する。

[0022]

【課題を解決するための手段】本発明による三次元積層 モジュールは、上記(1) \sim (8) の目的を達成するた め、それぞれ以下の〈1〉 \sim 〈8〉の構成にする。

【0023】〈1〉半導体チップを搭載した配線フィル ムを層構成ユニットとして、このユニットを接着フィル ムを間に挟んで積み重ねた実装構造から成る。層間接続 は、配線フィルムに形成された第1のバイア/スルーホ ール(バイアホールまたはスルーホール)と、接着フィ ルムに形成された第2のバイア/スルーホールとを直接 接続することによって行なう。配線/接着フィルムやそ の内部のバイア/スルーホールは、プリント配線基板や フレキシブル配線基板等と同様の安価な生産設備を使っ て、めっき、印刷等の簡便なプロセスにより製作され る。実装プロセスでは、先ず、チップを配線フィルムに ボンディングする。この後、配線フィルムと接着フィル ムを交互に積層し、プレスして接着硬化させ、同時に両 者のバイア/スルーホールを接続する。モジュール実装 面積は、主にチップ領域とバイア/スルーホール領域の 合計面積で決まる。後者の面積は層間接続及び I / Oピ ンの数に依存する。 I/Oピンは、バイア/スルーホー ル領域とチップ領域の下面からBGA、PGA、LGA (Land Grid Array)等の形態で取り出 される。例えば、バイア/スルーホールの配列ピッチを 200~300μm、BGAのピッチを約1mmとする と、約2cm角の小さな実装面積から数100ピン取り 出すことができる。なお、本発明による実装方式を従来 の三種類の方式(側面めっき配線型、側面薄膜配線型、 額縁基板接続型)と区別するため、以後、フィルム接続 型と呼ぶことにする。

【0024】フィルム接続型と側面めっき配線型を比べると、フィルム接続型の実装面積は、キューブをチップの近辺で切り出す側面めっき配線型に比べて若干大きくなる場合がある。しかし、配線フィルムは多層化が可能であり、100μmピッチ以下の微細な配線パターンとバイア/スルーホールを形成できることから、単層で約50 1mmピッチのめっき配線に比べて、層間接続の数を大

幅に増やせる利点がある。また、フィルム接続型の I/ Oピンはモジュール底面からアレイで取り出せるので、 モジュールの四辺からしかリードを取り出せない側面め っき配線型に比べて多ピン化できる。また、フィルム接 続型の実装プロセスはプレーナな流れ作業に適してお り、バイア/スルーホールはプロセス以前に予め配線/ 接着フィルムに作り込めるので、積層した後でキューブ の向きを変えて側面に配線を形成する側面めっき配線型 に比べて、コストが低減できる。

【0025】フィルム接続型と側面薄膜配線型を比べる と、I/Oピン数が同じであれば、約1mmピッチのB GAを用いたフィルム接続型の方が、2.54mmピッ チのPGAを用いた側面薄膜配線型に比べて実装面積が 小さくなる。また、フィルム接続型は薄い配線/接着フ ィルムを(場合によっては薄く研磨したチップを)積層 するので、チップを垂直に立てて実装する側面薄膜配線 型に比べて、モジュールを薄型化できる。実装プロセス に関しては、フィルム接続型では高価且つ困難な側面の 薄膜配線を形成する必要がなく、予め製作しておいた配 線フィルムを重ねて接着するという簡単な作業で済むた 20 め、プロセスコストを低減できる。

【0026】フィルム接続型と額縁基板接続型を比べる と、フィルム接続型では、額縁基板接続型のようなTA Bのアウタリードに対する余分な面積が不要である。そ の上、フィルム接続型のバイア/スルーホール領域の面 積の方が額縁基板のスルーホール領域より小さくなる。 これは、1mm程度の厚い額縁基板に形成されるスルー ホールの配列ピッチは厚さと同程度まで広げる必要があ るが、数10μm~100μm程度の薄い配線/接着フ ィルム各々に形成されるバイア/スルーホールの配列ピ 30 ッチは数100μm以下に狭められるからである。した がって、フィルム接続型の方が額縁基板接続型より実装 面積を削減できる。フィルム接続型のI/Oピンはチッ プ領域とバイア/スルーホール領域の下面から取り出せ るので、スルーホール領域からしかピンを取り出してい ない額縁基板接続型に比べてピン数を稼げる。また、フ イルム接続型の部品点数は、額縁基板接続型のTABテ ープや額縁基板の分だけ少なくなるので、部品コストを 低減できる利点がある。

【0027】〈2〉配線フィルムの絶縁材料としてエポ キシ、ポリイミドまたはアラミドを用い、接着フィルム の接着材料としてエポキシまたはポリイミドを用い、配 線とバイア/スルーホールの導体材料として銅を用い、 チップから層間接続部に至る相互接続を構成する。

【0028】エポキシ、ポリイミド、またはアラミドか ら成る有機材料は薄型フィルムの製作が容易であり、微 細な配線パターンを形成でき、レーザやホトリソグラフ ィ等により小径のバイア/スルーホールを加工できる。 このうち、ポリイミドとアラミドは、信号伝送にとって 有利な低誘電率を有しており、モジュールの半田付けに 50 接続を行なうバイア/スルーホールと同様に穴開けとめ

対して優れた耐熱性を示す。さらにアラミドは、熱膨張 係数がチップに近く、強度が非常に高い。エポキシやポ リイミドから成る接着材料は上記の絶縁材料に対する接 着性に優れている。銅は電気抵抗が低いので、配線や層 間接続を伝わる信号の減衰や伝播ディレイを抑制でき

【0029】〈3〉層間接続を行なうバイア/スルーホ ールを導電性ペーストまたは異方導電性ポリマによって 形成する。導電性ペーストはレーザやドリル等によって 配線フィルムまたは接着フィルムへ加工された穴に充填 され、バイア/スルーホールを構成する。配線フィルム のランドやパッドとのインタースティシャルバイア接続 や、各層のフィルム間のスタックトバイア接続(カラム 接続)が行なえるので、層間接続の小面積化と高密度化 が可能になる。導電性ペーストの材料は銅や銀等の金属 粉と樹脂から成り、フィルム基材との熱膨張係数が近い ため接続信頼性が高い。特に、銅ペーストは極めて低い 接続抵抗とマイグレーションに対する優れた耐性を備え ている。

【0030】異方導電性ポリマは金属粒子と有機ポリマ から成り、接着フィルムとして配線フィルムの間に供給 される。配線フィルムのバイア/スルーホールのランド (凸部) に挟まれた部分では、金属粒子がランド間を橋 渡しすることによりバイア/スルーホールとしての導通 が得られる。その他の部分では間隔が離れているので、 橋渡しが生じずに絶縁が保たれる。異方導電性ポリマは 比較的高い接続抵抗を示すが、接着フィルムに穴の加工 や導体のパターニングを行なう必要がなく、配線フィル ムとの位置合わせが要らなくなるので、層間接続を簡便 に行なえる利点がある。

【0031】(4)めっき金属や導電性ペースト等の導 体によってバイア/スルーホールを埋め込んだ構造を採 用する。これにより、小径でアスペクト比の高いバイア **/スルーホールが形成できる上、配線フィルムのバイア** /スルーホールと接着フィルムのバイア/スルーホール とを交互に直上に積み重ねることができる。すなわち、 スタックトバイア接続(カラム接続)が可能になる。埋 め込まない構造のように開口を避けてスタッガード状や スパイラル状にバイア/スルーホールを積み重ねる必要 40 がないので、バイア/スルーホールを狭いピッチで配列 でき、モジュール実装面積を低減できる。

【0032】〈5〉チップをフリップチップで配線フィ ルムに接着し(フリップチップダイアタッチ)、チップ の入出力パッドに直接形成されたダイレクトバイア/ス ルーホールによりパッドと配線フィルムの配線を接続す る。ダイレクトバイア/スルーホールはチップの四辺に 限らず、チップ表面の任意の位置から二次元アレイ状に 取り出せるので、多数の入出力を要するチップに適して いる。また、ダイレクトバイア/スルーホールは、層間 っきやペースト充填等のプロセスによって簡便に形成で きる。

【0033】ダイレクトバイア/スルーホールによるフ リップチップ接続と半田バンプによる一般的なフリップ チップ接続を比べると、前者の形成プロセスは、後者の 半田バンプの真空蒸着、リフロー、接続、再リフロー等 の形成プロセスに比べて、工程数と生産設備の両面でコ ストが低減できる。ダイレクトバイア/スルーホールの 直径は配線フィルムの厚さと同程度まで小さくすること ができるので、100μm以上の径の半田バンプに比べ 10 て高密度なチップ接続が可能になる。また、ダイレクト バイア/スルーホールは配線フィルムの内部に在るの で、外部に在る半田バンプに比べて積層モジュールを薄 型化できる利点もある。

【0034】(6)チップをバンプ、ワイアまたは異方 導電性ポリマにより配線フィルムへボンディングし、パ ッドと配線を接続する。層間接続は配線/接着フィルム を貫通するバイア/スルーホールによって行なう。バン プとしては半田バンプの他、金ワイアバンプを用いる。 後者は熱圧着または導電性樹脂によりチップまたは配線 フィルムに接続される。異方導電性ポリマは接着フィル ムとしてチップと配線フィルムの間に供給され、金属粒 子の橋渡しによって導通を得る。

【0035】先程、ダイレクトバイア/スルーホールの 方がバンプより有利であると述べた。しかし、例えばワ イヤボンディング、TAB、バンプ等を想定して製造さ れた既存のチップをそのままフィルム接続型積層構造に 流用したい場合、パッドの配置、パッドを構成する金属 の組成、パッド周辺のパッシベーション膜の段差等によ って、ダイレクトバイア/スルーホールの形成が困難で あることが有り得る。したがって、バンプの方が選択肢 として優位になる。また、比較的パッド数が少ない場合 やパッドがチップの四辺に配置されている場合にはワイ アも採用し得る。積層モジュール以外にLSIパッケー ジやマルチチップモジュールを目的としてバンプやワイ アの生産ラインに既に投資を行なっている場合には、こ れらの方がダイレクトバイア/スルーホールより低コス トになることがある。

【0036】異方導電性ポリマは、既に述べたように薄 いフィルムとして供給されるので、バンプやワイアに比 40 べてモジュールを薄型化できる。接続プロセスではチッ プと配線フィルムとのアライメントを行なう必要がな い。接続抵抗や信頼性に対する仕様が満足できれば、ダ イレクトバイア/スルーホールやバンプによるチップ接 続よりも有利になる可能性がある。なお、チップ接続に バンプや異方導電性ポリマを用いても、本発明による層 間接続の有意性は損なわれない。

【0037】〈7〉配線フィルム自体に設けたインナリ ードをチップの入出力パッドへTAB接続する。インナ リードは、配線フィルム上の配線と配線/接着フィルム 50 の全体断面構造図、図2及び図3は部分断面構造図であ

に設けた層間接続用バイア/スルーホールとを経て、I /Oピンに相互接続される。従来の額縁基板接続型積層 構造ではインナリードとアウタリードが形成されたTA Bテープとインタポーザ基板と層間接続用額縁基板とを 併用しており、本発明のフィルム接続型の構成とは明ら かに異なっている。

【0038】 TAB接続そのものはLSIパッケージ技 術として普及している。従来のインナリードとアウタリ ードが形成されたTABフィルムの代わりに、本発明に よるバイア/スルーホールとインナリードが形成された 配線フィルムを用いれば、既存の生産ラインを流用で き、低コスト化を図れる。但し、TABではチップの四 辺にしか接続を行なえず、リードのインダクタンスが比 較的大きいため、多数の入出力を要するチップや動作周 波数の高いチップには適していない。この場合には、フ ィルム接続型積層構造のチップ接続方式としてダイレク トバイア/スルーホールやバンプを採用した方が良い。 【0039】 (8) チップと配線フィルムから成る層構 成ユニットと共に、接着フィルムによって最外層に配線 基板を積層する。配線フィルムと配線基板は、ユニット 間と同様に接着フィルムに形成されたバイア/スルーホ ールによって接続される。配線基板はプリント基板また はセラミック基板から成り、その底面にBGA、PG A、LGA等のI/Oピンが接続される。

【0040】配線基板は多層化が可能であり、配線収容 量が大きい。最外層に配線フィルムを用いる場合に比べ て、本発明の配線基板では、各層のチップとI/Oピン との間の複雑な信号配線や電源/クロックの分配を容易 に行なえる。したがって、I/Oピン数をより増やすこ とができる。また、配線基板はフィルムに比べて剛性が 高く、モジュールの機械的信頼性が向上する。

【0041】プリント基板はセラミック基板より誘電率 が低く、部品コストが安い。特に、積層モジュールを大 型プリント基板へ実装する場合は、I/Oピンの熱応力 に対する信頼性の点で、プリント基板の方がセラミック 基板より有利である。セラミック基板は一般的なプリン ト基板に比べて配線ピッチを狭められるので、さらに高 密度な配線と多ピン化が可能になる(ビルドアップ型、 インタースティシャルバイアホール型等の高密度プリン ト基板はセラミック基板と遜色無い)。また、モジュー ルに大型チップを用いる場合には、熱膨張係数がチップ に近いセラミック基板の方が、チップに働く熱応力を低 減できる。セラミック基板は耐熱性と耐湿性に優れるの で、I/Oピンの半田付け、モジュールのリペア、封止 等に対する信頼性が高い。

[0042]

【発明の実施の形態】以下、図面を用いて本発明の実施 例を詳細に説明する。

【0043】図1は第1実施例の三次元積層モジュール

る。図1において、三次元積層モジュール100は、8個の半導体チップ110と、8枚の配線フィルム120と、8枚の接着フィルム130と、1枚の配線基板140から構成されており、エンカプスラント150により封止されている。チップ110と配線フィルム120の対を層構成ユニットとして、8層のユニットと配線基板140が接着フィルム130を間に挟んで三次元的に積層されている。

【0044】層構成ユニットとユニットの間、及びユニットと配線基板140の間の層間接続は、配線フィルム120に形成されたバイアホール125と接着フィルムに形成されたバイアホール131を接続することにより行なわれている。チップ110のパッド111は、ダイレクトバイアホール124と、配線フィルム120の配線と、バイアホール125と131による層間接続と、配線基板140の配線を経て、配線基板140の底面のI/Oピン141に相互接続されている。

【0045】チップ110は集積回路が形成された半導 体チップから成る。本第1実施例では×16ビット構成 O256MbitDRAM (Static Rando mAccess Memory)を8個用いたので、モ ジュール100の総記憶容量は256MByteであ る。チップサイズは約11×20mm²であり、厚さは 研磨加工により50μmにした。チップ110のΙ/Ο パッド111の数はデータ、アドレス、コントロール等 の信号と電源とを合わせて約60であり、パッド111 の配列間隔の最小値は約100μmである。チップ1個 当りの消費電力は約0.3Wである。チップ110は、 回路面を配線フィルム120の方へ向けて、接着材11 2により配線フィルム120にフリップチップダイアタ ッチされている。チップ110のI/Oパッド111 は、図2に示すようにパッド111に直接形成されたダ イレクトバイアホール124によって配線フィルム12 0に接続されている。

【0046】配線フィルム120は2つの導体層12 1、123と絶縁層122から成る。本第1実施例で は、導体層121、123として厚さ10μmの銅箔、 絶縁層122として厚さ25μmのポリイミドフィルム を用いた。導体層121、123には、図2と図3に示 すように配線126やランド127等の配線パターンが 40 形成されており、配線ピッチは50μmである。配線フ ィルム120には、パッド111と配線パターンに接続 されるダイレクトバイアホール124と、バイアホール 131と配線パターンに接続されるバイアホール125 とが形成されている。ダイレクトバイアホール124は 図2に示すようにめっき銅によって埋め込まれている。 その直径は、パッド111の配列間隔と配線フィルム1 20の厚さを考慮して約50μmとした。バイアホール 125は図3に示すように銅ペーストによって埋め込ま れており、直径は 80μ m、配列ピッチは 300μ mで 50

ある。

【0047】接着フィルム130としては、配線フィルム120に対する接着強度が大きいポリイミド接着材から成るフィルムを用いた。厚さは75 μ mである。接着フィルム130の所定の位置には、バイアホール125 や配線基板140に接続されるバイアホール131が形成されている。バイアホール131は図3に示すように銅ペーストによって埋め込まれており、直径と配列ピッチはそれぞれ80 μ mと300 μ mである。なお、接着フィルム130の厚さとバイアホール131の直径及びピッチは、チップ110の厚さや配線フィルム120同士の間隔を考慮に入れて決めた。バイアホール125の直径とピッチは、バイアホール131の値に等しく設定した。

【0048】配線基板140は、4層で厚さ約0.35 mmのプリント配線基板から成り、インタースティシャルバイアホール構造の配線回路が形成されている。配線基板140の底面には、配列ピッチ1mm、マトリクス13×21のBGAから成るI/Oピン141が接続されている。ピン数は非接続ピンを含めて273ピンである。配線基板140は、バイアホール125、131から成る層間接続(ピッチ0.3mm)と、これよりピッチが大きいI/Oピン141とを相互接続する役目を担っている。

【0049】エンカプスラント150はエポキシモールド材から成り、積層されたユニットと配線基板140の表面や側面を保護している。エンカプスラント150を含めたモジュール100のサイズは15×23mm²、モジュール100をボードに半田付けした時の高さは約2mmである。

【0050】第1実施例の三次元積層モジュール100 の実装プロセスを以下に述べる。

【0051】(1)予め配線パターンとバイアホール125が形成されたテープ状の配線フィルム120をリールトゥーリールの生産ラインにセットする。プローブテストに合格したチップ110は、ウエハからダイシングしておく。

【0052】(2) リールから順次送り出されて来るテープ状の配線フィルム120に、チップ110を接着材112によってフリップチップダイアタッチする。

【0053】(3)チップ110のパッド111に対応する位置に、配線フィルム120と接着剤112に対してレーザ穴開け加工を施す。

【0054】(4)配線フィルム120の表面の上記の 穴以外の部分をフィルムレジストで保護してから、上記 の穴を埋め込むように銅めっきを行なう。こうして図2 に示すようなバイアホール124が形成される。

【0055】(5)配線パターン上に設けたテストパッドを利用してチップ110と配線フィルム120との導通テストを行なう。

【0056】(6)テープ状の配線フィルム120を切 断する。チップ110が配線フィルム120に接続され た層構成ユニットが出来上がる。必要ならば、ユニット のバーンインテスト等を実施する。

【0057】(7)予めバイアホール131が形成され た接着フィルム130を準備しておき、複数のユニット と複数の接着フィルム130と配線基板140を互いに 積み重ねる。このとき、図3 (A) に示すようにバイア ホール125とバイアホール131が重なるようにガイ ドピンによってアライメントする。

【0058】(8)積み重ねたユニットと複数の接着フ ィルム130と配線基板140を一括してプレスし、接 着する。図3(B)に示すようにバイアホール125と バイアホール131が接続される。

【0059】(9)配線フィルム120と接着フィルム 130の余分な部分を切断し、それらの側面を揃える。 こうして、小片のプレートのような積層体が出来上が

【0060】(10)配線基板140の1/0ピン14 1に対応する部分を除いて、積層体をエンカプスラント 150によりモールドする。

【0061】(11)配線基板140にBGA(半田ボ ール)を載せてリフローし、I/Oピン141を形成す る。

【0062】(12) モジュール100をBGAソケッ トに取り付け、バーンインテスト、外観検査等を実施す る。以上のプロセスを経て、モジュール100が完成す

【0063】本第1実施例によれば、三次元積層モジュ ール100を小型化し、その実装面積を低減できる効果 がある。バイアホール125と131はそれぞれ薄い配 線フィルム120 (厚さ45μm) と薄い接着フィルム 130 (厚さ75μm) に形成されるので、それらの直 径をフィルム厚さと同程度の80μmにまで小さくする ことができ、配列ピッチを300μmに狭めることがで きる。さらに、バイアホール125と131は導体埋め 込み構造を有しているので、互いに直接積み重ねて接続 できる。したがって、層間接続を高密度化し、層間接続 領域の面積を削減できる。また、チップ1110を配線フ ィルム120を接続するダイレクトバイアホール124 は、配線フィルム120内部に形成されるので、余分な 面積や厚さを必要としない。以上の結果として、モジュ ール実装面積は約350mm²に成り、チップ110の 面積(約220mm²)に対する実装効率として64% という高い値が得られる。

【0064】モジュール100は薄型であるという特長 も有している。薄く研磨したチップ110 (厚さ50μ m)と薄い配線フィルム120により層構成ユニットを 構成しているので、ユニット厚さは約120μmであ

も、合計厚さはたったの約1.4mmにしかならない。 したがって、I/Oピン141の分を加えてモジュール 高さは約2mmであり、薄型化が実現できる。

【0065】このように、モジュール100は小型且つ 薄型であるにもかかわらず、272ピンという多数の I **/Oピン141を取り出すことができる。微細なダイレ** クトバイアホール124によってチップ110を配線フ ィルム120に接続し、高密度な層間接続によって各層 のチップ110と配線基板140を接続し、配線基板1 40の高密度な多層配線によってチップ110とI/O ピン141との相互接続を行なうことができるので、多 ピン化に対応できる。配線基板140の底面全体をI/ Oピン141の接続領域として利用できるので、バイア ホール125と131の配列ピッチ (300μm) に比 ベてI/Oピン141のBGAのピッチ(1mm)が大 きくても、十分な数の I/Oピン141 が得られる。

【0066】モジュール100の実装プロセスは低コス ト化が可能である。上述したように、配線フィルム12 0や接着フィルム130を左から右に(または右から左 に) 平面的に流しながら、層構成ユニットを積み重ねて 加圧接着するという簡便な作業をこなせばよいので、自 動化に適している。モジュール100に用いられる主要 構成部品は、チップ110を除けば配線フィルム120 と接着フィルム130である。部品点数が少ない上、こ れらは量産品として供給されるので、部品コストも抑え ることができる。

【0067】配線フィルム120の絶縁層122と接着 フィルム130の絶縁材として用いたポリイミドは、熱 的に安定で、機械的に強靱であり、化学的な耐性に優れ ているので、モジュール100の構成材料に適してい る。また、ポリイミドは、電気的には低い誘電率(~ 3) と高い破壊電圧を示す。配線フィルム120の導体 層121、123とバイアホール125、131の主要 導体として用いた銅は、通常の金属の中で最も高い電気 伝導度(0.6×10 $^{\circ}/\Omega$ cm)を有しており、低誘 電率のポリイミドと共に信号伝送特性の向上に寄与して いる。銅粒子とエポキシ樹脂から成る導電性ペーストに よって埋め込まれたバイアホール125、131の接続 抵抗は数 $m\Omega$ 以下である。なお、銅は高い熱伝導度を有 しているので、導体層121、123とバイアホール1 25、131は信号伝送路としてだけでなく、放熱路と しても働く。モジュール100の総発熱量は約2.4W であるが、チップ1110の最大温度上昇を30℃以下に 抑えることができる。

【0068】以上述べたように、本第1実施例の三次元 積層モジュール100は小型、薄型、多ピン、低コスト という特長を有している。大容量小型メモリモジュール (記憶容量256MB、実装面積15×23mm²)と して、プロセッサシステム用主記憶装置から携帯機器用 る。8層のユニットを配線基板140の上に積み重ねて 50 メモリカードに至るまで適用範囲は広い。一般的なシス

テムではプロセッサチップや制御用チップと共に多数個 のメモリチップを使用するため、メモリ部分の小型化と 薄型化はシステム全体のダウンサイジングにとって非常 に効果が大きい。モジュールの多ピン化は、多ビット構 成のメモリチップの採用を可能にし、データ転送スルー プットの向上に対して大いに貢献する。低コスト化は、 **量産品としての厳しい要求を満足するレベルにある。信** 頼性検査は必要に応じてフィルムキャリアとして実施で きるので、積層によって歩留まりが下がることはない。 【0069】なお、本第1実施例の構成や材料、そして 10 実装プロセスは、モジュールの要求性能や目標コストに 応じて選択することができる。例えば、モジュールの積 層数や外観、モジュールに搭載するチップの種類、配線 層や層間接続の設計、I/Oピンの数や種類等々、仕様 を適宜変更できることは言うまでもない。チップとし て、DRAMに限らずSRAM (Static Ran dom AccessMemory) や、論理LSI、 ゲートアレイ等、様々なチップが用いられ、用途に応じ てこれらを組み合わせて積層することもある。チップ接 続用ダイレクトバイアホールは、アディティブめっきや サブトラクティブめっきによる形成方法があり、めっき の代わりに導電性ペーストで埋め込むこともできる。既 に述べたが、チップ接続としてバンプ、異方導電性ポリ マ、TAB等を採用する場合もある。チップが搭載され る配線フィルムには、低コスト材料としてポピュラーな エポキシフィルムやそのコンポジット材、その他にもビ スマレイミドトリアジン、マレイミドスチリル、シアネ ートエスター等が用いられる。例えば、アラミドファブ リックとエポキシ基材から成るコンポジットフィルムは 低誘電率と低熱膨張係数を有しており、高速化と低熱応 力化に適している。配線/接着フィルムに形成される層 間接続用バイアホールとしては、銅ペーストの他、銀ペ ーストやめっき等を用いてもよい。接着フィルムに異方 導電性ポリマフィルムを用いることによって簡便に層間 接続を行なう場合もある。配線基板としては、層構成ユ ニットと同様の配線フィルムやセラミック基板が用いら れることがあり、I/Oピン等の仕様によっては配線基 板を設けないこともある。 I / Oピンには、BGAの他 にバンプ、PGA、LGA等が用いられるが、ピン数が 少なくて良い場合にはリードフレームやTABを採用す ることも可能である。

【0070】次に、本発明による第2実施例について説明する。第2実施例では、第1実施例と概ね同様の実装構造によって、DRAMモジュールの代わりにSRAMモジュールを構成した例を示す。図4は第2実施例の三次元積層モジュールの全体断面構造図である。図4において、三次元積層モジュール200では、半導体チップ210と配線フィルム220から成る10層のユニットと、10枚の接着フィルム230と、1枚のダミーフィルム226が積層されており、エンカプスラント25050になり、プロセッサの高性能化を実現できる。

によって被覆されている。モジュール200の実装面積は 12×17 mm 2 、ボード実装時の高さは約1.2 mである。

【0071】チップ210は、第1実施例と同様に接着 剤212によって配線フィルム220にフリップチップ ダイアタッチされ、I/Oパッド211がダイレクトバイアホール224によって配線フィルム220に接続されている。チップ210は \times 18ビット構成の4MbitSRAMから成り、モジュール200の総記憶容量は4MBである。チップサイズは約 $6\times12\,\mathrm{mm}^2$ であり、厚さは $30\,\mu$ mにまで薄くした。1個のチップ210の消費電力は約 $2\,\mathrm{W}$ なので、モジュール200の総消費電力は約 $2\,\mathrm{W}$ なので、モジュール200の総消費電力は約 $2\,\mathrm{O}$ である。I/Oパッド211の数は信号と電源含めて約 $1\,\mathrm{O}$ 0である。

【0072】層間接続は、配線フィルム220に形成されたバイアホール225と、接着フィルム230に形成されたバイアホール231によって行なわれている。配線フィルム220は導体層221、223と絶縁層223から成る。配線フィルム220と接着フィルム230、これらに形成されたバイアホール225、231等の基本仕様は第1実施例と同様である。但し、接着フィルム230の厚さは、チップ210の厚さに対応して50μmを選択した。ダミーフィルム226は最上層のユニットを保護するために有り、その材料とサイズは絶縁層223と同じである。

【0073】 I/Oピン240は、第1実施例のような配線基板にではなく、最下層の配線フィルム220のバイアホール225に直接接続されている。このため、チップ210と配線フィルム220の上下の配置は第1実施例と逆様になっている。I/Oピン240は半田バンプから成り、バイアホール225、231と同じ0.3mmピッチで二次元アレイ状に配列されている。I/Oピン240の総数は約420であり、非常に多い。

【0074】本第2実施例によれば、第1実施例とほぼ 同様の構成で小型、薄型、多ピンのSRAMモジュール 200を実現できる。モジュール200は、例えばマイ クロプロセッサチップと共に二次キャッシュとして多層 配線基板にフリップチップ実装され、プロセッサモジュ ールやプロセッサカードとして用いられる。モジュール 200の高さが1.2mmという薄型化によって、バイ アホール225、231から成る層間接続が短くなるの で、抵抗と容量が低減され、第1実施例のDRAMモジ ュールに比べてさらに高速動作が可能になる。また、I /Oピン240をバイアホール225に直結したことに より、第1実施例に比べて小さい実装面積(約200m m²) から、400ピンを超えるI/Oピン240を取 り出すことができる。したがって、高速化と多ピン化が 達成されるので、プロセッサと二次キャッシュの間で非 常に髙いスループットのデータ転送を行なうことが可能 【0075】なお、I/Oピン240の配列ピッチが第1実施例のような標準的なBGAに比べて小さくなっているが、プロセッサモジュールやプロセッサカードの多層配線基板では比較的任意にピッチを決められるので支障はない。モジュール200の総発熱量は第1実施例に比べてかなり増加しているが、プロセッサチップととも

に強制冷却が行なわれるので問題はない。チップ210

の最大温度上昇は50℃以下に抑制することができる。 【0076】本発明による第3実施例では、第1実施例 や第2実施例のダイレクトバイアホールによるチップ接 10 続の代わりに、バンプ、ワイア、または異方導電性ポリ マによってチップ接続を行ない、三次元積層モジュール 一つでプロセッサモジュールを構成した例を示す。図5 は第3実施例の三次元積層モジュールの全体断面構造図 である。図5において、モジュール300のユニット は、1組の半導体チップ310と配線フィルム350、 1組のチップ320と配線フィルム360、4組のチッ プ330と配線フィルム370、1組のチップ340と 配線フィルム380から構成されている。これらのユニ ットと配線基板390は、1枚の接着フィルム460、 4枚の接着フィルム470、1枚の接着フィルム48 0、1枚の接着フィルム490によって互いに積層さ れ、エンカプスラント392により被覆されている。

【0077】チップ310は約9mm角のマイクロプロセッサチップから成り、銅導体層4層のポリイミド配線フィルム350にフリップチップボンディングされている。I/Oパッド311は、金パンプ312と導電性樹脂によって配線フィルム350には埋込み型スルーホール351が形成されており、その表面にはチップ310の周辺にバイパスコンデンサ410が搭載されている。チップ310と配線フィルム350の間は樹脂313によって封止されている。ユニットの厚さは約180 μ mである。

【0078】チップ320は約11mm角のメモリ/バスコントローラチップから成り、I/Oパッド321がワイア322によって4層のポリイミド配線フィルム360にボンディングされている。配線フィルム360には埋込み型スルーホール361が形成されている。チップ320の表面は樹脂323によって封止されている。ユニットの厚さは約200 μ mである。

【0079】チップ330は約 8×17 mm²のDRA Mチップから成り、2層のポリイミド配線フィルム370にフリップチップボンディングされている。I/Oパッド331は、金パンプ332と導電性樹脂によって配線フィルム370に接続される。配線フィルム370には埋込み型バイアホール371が形成されている。チップ330と配線フィルム370の間は樹脂333によって封止されている。ユニットの厚さは約 150μ mである。

【0080】チップ340は約6×15mm²のROM

(Read Only Memory) チップから成り、2層のポリイミド配線フィルム380にフリップチップボンディングされている。I / Oパッド341は、異方導電性ポリマフィルム342によって配線フィルム380に接続され、封止されている。配線フィルム380には埋込み型バイアホール381が形成されている。ユニットの厚さは約120 μ mである。

【0081】接着フィルム460、470、480、490は、それぞれ厚さ 125μ m、 100μ m、 75μ m、 50μ mのポリイミド接着フィルムから成り、それぞれに層間接続用の埋込み型バイアホール461、471、481、491が形成されている。これらの直径はフィルムの厚さを考慮して 150μ mにし、配列ピッチを 600μ mにした。層間接続用のスルーホール351、361、バイアホール371、381の直径とピッチも同じである。なお、配線フィルム350、360、370、380の配線ピッチは、上記直径とピッチを鑑みて 120μ mにした。

【0082】配線基板390は、サイズ30×30×0.5mm³の4層のセラミック配線基板から成る。その底面に接続されたI/Oピン391は100mil面心配列のショートピンPGAから成り、その総数は非接続ピンを含めて265である。配線基板390から上の部分はエンカプスラント392が塗布されている。モジュール300の実装面積は30×30mm²、配線基板390の下面からエンカプスラント392の上面までの高さは(バイパスコンデンサ410を含めて)、約2mmである。

【0083】本第3実施例によれば、小型、薄型、多ピンのプロセッサモジュール300を実現できる。モジュール300は、例えばパーソナルな携帯機器やファクトリーオートメーション機器等に組み込まれて使用される。マイクロプロセッサ310、メモリ/バスコントローラ320、メモリ330、340が3cm角の面積と2mmの厚さに集積されるので、上記のような機器の小型、薄型化にとって貢献する所が大きい。もちろん、必要に応じて他のチップ、例えばグラフィックスメモリやそのコントーラ等も積層することができる。

【0084】第3実施例では、ダイレクトバイアホール 40 接続に拠らなくても、ワイアボンディング322や、バンプ312、332または異方導電性ポリマ342によるフリップチップボンディングによって、既存のチップをそのままコンパクトに積層することができる。ワイアまたはバンプによるチップ接続ではユニットが第1実施例や第2実施例に比べて厚くなるので、バイアホール371、381、461、471、481、491とスルーホール351、361の配列ピッチが広がっているが、それでも層間接続は本発明によらない従来方式に比べて十分高密度である。この層間接続により、マイクロ プロセッサ310とメモリ/バスコントローラ320の

間、メモリ/バスコントローラ320とDRAM330 /ROM340の間、メモリ/バスコントローラ320 と外部(I/Oピン391)の間の多数の相互接続を行なうことができる。

【0085】第3実施例ではI/Oピン391にPGAを採用し、その配列ピッチが第1実施例や第2実施例に比べて広がっているが、これは例えばモジュール300をグレードアップのためにユーザが交換する場合を想定したからである。なお、第3実施例ではモジュール300の上面から熱が逃げるように、発熱量の大きいチップ310、320が上層に配置されており、比較的低電力動作を行なわせる場合には自然空冷で十分である。高周波数で消費電力が上がる場合には、例えばモジュール300上面に放熱フィンを接触させる等の方法により冷却できる。生産性と信頼性に関しては、各々のチップについてバーンイン試験等が必要ならば、各ユニット毎にフィルムキャリアとして検査を実施すればよい。したがって、積層した時の歩留まりと信頼性を確保できる。

【0086】最後に、第4実施例ではチップ接続として TABを用いてDRAMモジュールを構成した例を示 す。図6は第4実施例の三次元積層モジュールの全体断 面構造図である。図6のモジュール500では、半導体 チップ510と配線フィルム520から成る8層のユニ ットと7枚の接着フィルム530が積層されている。

【0087】チップ510は約7×15mm²のDRA Mチップから成る。第1実施例でダイレクトバイアホー ル接続を行なったチップと異なり、チップ510の四辺 にI/Oパッド511が配置されている。配線フィルム 520は17mm角、導体層2層のポリイミド配線フィ ルムから成り、配線フィルム520に設けられたインナ リード524の金バンプ525が I/Oパッド511に 接続されている。チップ510の表面とインナリード5 24の周囲はエンカプスラント512によって封止され ており、エンカプスラント512を含めたユニットの厚 さは約200μmである。配線フィルム520とポリイ ミド接着フィルム530にはそれぞれ層間接続用のバイ アホール526と531が形成されており、最下層のバ イアホール540には半田バンプから成る I/Oピン5 40が接続されている。バイアホール526、531と I/Oピン540の配列ピッチは0.8mmであり、総 40 ピン数は約120である。モジュール500の実装面積 は配線フィルム520のサイズに等しく、実装時の高さ は約2mmである。

【0088】本第4実施例によれば、従来のTAB接続 技術と本発明による層間接続を組み合わせることによ り、手軽に三次元積層モジュール500を実現できる。 第1実施例や第2実施例等に比べるとピン数が少ないも のの、TAB接続用に設計された既存のチップ510を そのまま流用し、小型且つ薄型のモジュール500とし て提供できる。主要部品はチップ510と配線フィルム 50

520と接着フィルム530しか無いので、コストが低く抑えられている。

【0089】以上、本発明による三次元積層モジュールを図面とともに説明した。本発明の要件は配線/接着フィルムに形成されたバイア/スルーホールによって高密度な層間接続を実施したことにあり、これがモジュールの小型化、薄型化、多ピン化、さらには低コスト化、高速化等の効果を生ぜしめる。本発明はハイエンドシステムから民生品に至るまで広範な分野に適用されるので、半導体チップやモジュールの仕様に応じて変更される。上記実施例中に説明した使用材料や実装プロセス等だけが本発明の適用形態でないことは自明であろう。

[0090]

【発明の効果】上記〈1〉~〈8〉の構成によれば、それぞれ以下の《1》~《8》の効果がある。

【0091】《1》チップを接続した配線フィルムから 成る層構成ユニットと接着フィルムとを積層したフィル ム接続型積層構造において、配線/接着フィルム各々に 形成したバイア/スルーホールにより高密度な層間接続 を行なえるので、小型、薄型、多ピン、低コストという 長所を兼ね備えた三次元積層モジュールが得られる。

【0092】従来の側面めっき配線型のめっき配線に比べて、本発明は配線フィルムを多層化でき、配線/接着フィルムに形成したバイア/スルーホールを狭ピッチ化できるので、層間接続とI/Oピンの数を増大できる。また、側面へのめっき配線プロセスと異なり、本発明のフィルム接続プロセスは量産に適したプレーナなプロセスであるので、プロセスコストを削減できる。

【0093】従来の側面薄膜配線型のチップを基板に垂直に立てて実装する方式に比べて、本発明は薄いチップと薄い配線/接着フィルムを平行に積み重ねるので、モジュールの高さを低減できる。側面薄膜配線型でI/Oピンとして用いられるPGAに比べて、本発明では配列ピッチの狭いBGAを用いることができるので、ピン領域を削減でき、或いはピン数を増大できる。また、側面へ高価な薄膜配線を形成するプロセスに比べて、本発明では配線フィルムと接着フィルムを積層プレスする簡単なプロセスにより層間接続が行なわれるので、プロセスコストを削減できる。

【0094】従来の額縁基板接続型の厚い額縁基板に形成されたスルーホールに比べて、本発明は薄い配線/接着フィルムにバイア/スルーホールを高密度に形成できるので、層間接続領域の面積を削減できる。しかも、額縁基板接続型のTABアウタリードに対する面積が本発明では不要になるので、さらにモジュール実装面積が小さくなる。額縁基板の下面だけから取り出されるI/Oピンに比べて、本発明はI/Oピンを配線フィルム全面から取り出せるので、多ピン化できる。また、TABテープ、インタポーザ基板、額縁基板という多数の部品から構成される額縁基板接続型に比べて、本発明の構成部

品は配線フィルムと接着フィルムしか無いので、部品コ ストを削減できる。

【0095】《2》配線/接着フィルムの絶縁材料とし てエポキシ、ポリイミド、アラミドを用い、配線/層間 接続の導体材料として銅を用いる。これにより、薄いフ ィルムを製作できるので、モジュールを薄型化できる。 また、配線パターンを微細化でき、バイア/スルーホー ルを小径化できるので、層間接続を高密度に形成でき る。さらに、誘電率と配線/接続抵抗を低減できるの で、チップから I / Oピンに至る相互接続において高速 10 信号伝送を行なえる。

【0096】《3》導電性ペーストを充填したバイア/ スルーホールによりインタースティシャルバイア接続や スタックトバイア接続が可能になるので、層間接続を高 密度化でき、モジュール実装面積を削減できる。また は、異方導電性ポリマから成る接着フィルムを用いるこ とにより、接着フィルムへの穴開けやパターニングを省 略でき、積層時のアライメントが不要になるので、部品 /プロセスコストが低減できる。

【0097】《4》めっき金属または導電性ペーストか 20 ルの全体断面構造図。 ら成るフィルドバイア接続構造により上記と同様に層間 接続を高密度化できるので、実装面積が削減できる上、 配線/接続のルーティングの制限が減り、設計自由度が 増える。

【0098】《5》チップ接続方式として、フリップチ ップダイアタッチしたチップと配線フィルムをダイレク トバイア/スルーホールによって接続する。ダイレクト バイア/スルーホールはチップの全表面から多数取り出 すことができるので、チップとモジュールの多ピン化に 貢献できる。また、ダイレクトバイア/スルーホールは 30 層間接続用バイア/スルーホールと同様に配線フィルム の内部に簡便に形成できるので、バンプのような高さや TABのようなリード領域を必要とせず、モジュール実 装面積を削減できる。

【0099】《6》バンプ、ワイア、または異方導電性 ポリマを用いたチップ接続により、ワイアボンディン グ、バンプ、TAB等を想定して製造された既存チップ も三次元積層モジュールとして実装できる。特にLSI パッケージ等のためにバンプやワイアの生産ラインが稼 働している場合には、ダイレクトバイア/スルーホール 40 130、230、460、470、480、490…接 より低コスト化が図れる。異方導電性ポリマは、ダイレ クトバイア/スルーホールやバンプのように接続部の加 工を行なう必要が無く、接続プロセスは簡便な接着だけ で良いので、部品とプロセスのコストを低減できる。

【0100】《7》配線フィルム自体に設けたインナリ ードをチップにTAB接続することにより、従来の額縁 基板接続型に比べて部品点数を削減した上、配線/接着 フィルムのバイア/スルーホールによって高密度な層間 接続を行なえる。本発明はチップの入出力数が比較的少 なく、動作周波数が比較的低い場合に適用できるので、

LSIパッケージ等の既存の生産ラインを流用すること によりダイレクトバイア/スルーホールやバンプに比べ てコストを低減できる。

【0101】《8》配線基板を配線/接着フィルムと同 様にして最外層に積層する。最外層に配線フィルムを用 いたモジュールに比べると、配線基板は配線収容量が大 きいので、さらに多数の I / Oピンを取り出せる。ま た、配線基板の層数、配線ピッチ、誘電率、熱膨張係 数、剛性、耐熱性、吸湿性、材料コスト等の特性に応じ て、積層モジュールの性能、コスト、及び信頼性を向上 できる。

【図面の簡単な説明】

【図1】本発明による第1実施例の三次元積層モジュー ルの全体断面構造図。

【図2】本発明による第1実施例の三次元積層モジュー ルの部分断面構造図。

【図3】本発明による第1実施例の三次元積層モジュー ルの部分断面構造図。

【図4】本発明による第2実施例の三次元積層モジュー

【図5】本発明による第3実施例の三次元積層モジュー ルの全体断面構造図。

【図6】本発明による第4実施例の三次元積層モジュー ルの全体断面構造図。

【図7】従来技術による三次元積層モジュールの全体断 面構造図。

【図8】従来技術による三次元積層モジュールの全体断 面構造図。

【図9】従来技術による三次元積層モジュールの全体断 面構造図。

【符号の説明】

100、200、300、500…三次元積層モジュー

110, 210, 310, 320, 330, 340, 5 10…半導体チップ

111, 211, 311, 321, 331, 341, 5 11…I/Oパッド

120、220、350、360、370、380…配 線フィルム

着フィルム

125, 131, 225, 231, 371, 381, 4 61、471、481、491…バイアホール

351、361…スルーホール

124、224…ダイレクトバイアホール

312、332…バンプ


322…ワイア

342…異方導電性ポリマ


524…インナリード


50 140、390…配線基板

141、240、391、540···I/Oピン 150、250、392、512···エンカプスラント。



【図2】






【図4】


200 210 211 212 224 225 231 226 221 222 223 220 250 250

【図5】


25



【図6】



【図9】



フロントページの続き

(72)発明者 板橋 武之

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 吉村 豊房

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 髙橋 昭雄

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 山本 雅一

神奈川県秦野市堀山下1番地 株式会社日

立製作所汎用コンピュータ事業部内